$30で始めるFPGA
•Transferir como PPTX, PDF•
39 gostaram•17,059 visualizações
安価で購入できるMAX10 FPGAを題材にFPGAの開発方法を解説します。
Recomendados
Mais conteúdo relacionado
Mais procurados
Mais procurados (20)
Destaque
$30で始めるFPGA
- 2. BeMicro Max10 FPGA Eva Kit 2 MAX10という安価なFPGA搭載。ちっちゃい。 MiniUSBでPCとつなぐだけ – USB-Blaster内蔵 USB-BlasterはUSB経由でFPGAにプログラムするためのシステムです。 – USBつなぐと電源もON ボードとケーブル以外、DVDも説明書も何もついていないという割り切りの良さ ただし搭載FPGAが10M08なので、回路はあまり入らない で…
- 4. この資料の対象者 4 こんな人に是非おすすめ – 仕事や趣味でマイコン使ってるがFPGAに興味がある – FPGAでメカ等制御してみたい こんな人にまあまあおすすめ – とにかく安くFPGAを経験してみたい – 「普段はカフェで開発してるんでFPGAはね～」 こんな人は別のFPGAを買いましょう – FPGAで計算させてみたい – Linuxポーティングしたい 本資料では、基本的にQuartus IIおよびその周辺ツールの説明のみ扱います。 – HDLの解説はしません。 – ハードウェアそのものの解説もしません。 – Verilogベースで説明しますので、VHDLを使いたい人は適宜読み替えて下さい。 – OSはWindows7/8を使いますが、Linuxでも同様です。
- 6. 目次的な 6 事前準備 MAX10 FPGAについて S/WによるLED制御 – Quartus IIを使ってみる – Qsysを使ってみる – Nios IIプロセッサを使ってみる Nios II Software Build Toolsを使ってみる SignalTap IIで波形を見てみる H/WによるLED制御 – Lチカモジュールを準備 – IP登録してみる 全部入りサンプルを触ってみる ModelSimでSimulationしてみる おまけ （追記するかも？）Nios IIにオレオレ命令を追加してみる （追記するかも？）RTOSを入れてみる
- 7. まずは購入 7 こちらへ – http://parts.arrow.com/reference-design/45CDF7D717BC14E6DFB1044001FB7C4F Arrowは北米最大のAltera代理店です。 4/3現在、まだ$30で沢山在庫あり ついでにここでスタートガイドも落としておきましょう。 – よく分からんですが、Download Reference Designというボタンを押すとダウンロードできま す。 ここ
- 8. Quartus IIのダウンロード 8 Quartus II Web Editionの最新版をダウンロードします。 – こちらからどうぞ http://dl.altera.com/?edition=web DevicesはMAX10だけでOKです。 – もちろん全部ダウンロードしても可 – 「一式ファイル」タブから全部入りが入手可 現在最新版はV14.115.0です。 アップデートタブをクリックして最新版アップデートも入手しましょう。 – これでV14.1.115.0.2になります。 これだけでOK ここ
- 9. Quartus IIのインストール 9 特に難しいことはないです。ポイントは以下。 – ダウンロードした.exeやら.qdzやらを同じディレクトリに置いて、QuartusSetupWeb的な やつを実行しましょう。 アップデータは後から実行します。 – Winユーザの方、ユーザ名はアルファベットのみスペース無しをオススメします。 余計なトラブルに合わなくて済みます。後述しますが私自身トラブりました。 パス名にもスペースを含めるのは避けたほうが無難です。 – 出来るだけインストーラが指定したパスにインストールしましょう。 余計なトラブルに合わなくて済みます。 例）C:altera14.1 – アップデートのインストールも忘れずに。 MAX10は最新デバイスなので特に重要 USB-Blaster用のドライバインストールでハマる場合があります。 – 困ったらGoogle先生に頼りましょう。 既に他のバージョンのQuartus IIを使っている方は、消さずに残しておきましょう。 – EDAツールというのはそういうもんです。
- 10. Quartus IIのインストール 10 インストール中には特にややこしいことは聞かれないですが、TalkBackに関しては確 実に「Enable sending TalkBack data to Altera」チェックを付けておきましょう。 – じゃないと一部機能が使えなくなります。
- 11. サンプルデザイン入手 11 全くのゼロから作り始めるのも良いですが、あまりお勧めできません。 – 多分面白くもありません。ピン情報とかをシコシコいれるだけですし。 以下からサンプルデザインを入手し、それをベースにしましょう。 – http://www.alterawiki.com/wiki/BeMicro_MAX_10 – 最初にEmpty Baseline Projectというのを使います。 リンクをクリックするとaltera.comのDesign Storeというところに飛びます。そこから最新版をダウン ロードしましょう。 BeMicro_MAX10_Baseline.par これで準備は完了です。 ※なお、この資料で作るデザインの最終形が以下に有りますので、動かない場合は参照して下さい。 https://github.com/yktakemura/BeMicro_MAX10_example/tree/master/test0
- 12. FPGAについて 12 www.google.com www.amazon.co.jp 詳しくはそのうち書くとして… FPGAとはなんぞや – Field Programmable Gate Arrayの略です。フィールドでプログラム可能なゲートアレイ、ですね。 – ゲートアレイはNAND素子が敷き詰められたLSIの一種で、そこに配線層を加えてNAND同士を繋げ るだけで回路が作れる、という代物です。配線層だけ設計すれば良いので、比較的安く作れました。 – FPGAでは、NAND素子の代わりにLEが敷き詰められています。 世代が進むに従って、LE以外のもの（メモリやDSP等）も実装されるようになってきました。 LEとはなんぞや – Logic Elementの略です。 – 基本的には4bit address入力/1bit data出力の小さなSRAMと、その1bitの出力に接続されるFlip flop、及び配線で構成されます。 そのSRAMのことをLUT（Look Up Table）と言ったりします。 – 起動時にLUTの中身を書いてやれば、4入力１出力の組み合わせ回路と同等になります。 – これを沢山つなげれば、何でも回路作れそうですよね。実際そうです。 – そのLUTことSRAMの中身を設定するために、FPGAは必ずROM等のメモリとセットで運用されます。 後のページでFPGA構成情報とかConfiguration情報とか出てくるのは、このSRAMに設定するデー タであり、ROMの中身のことです。
- 13. MAX10について 13 Flashを積んでいるのが最大の特徴。 – Flashには以下等を入れておく。 FPGA構成情報（CFM） プログラム（UFM） ユーザデータ（UFM） – 他のFPGAでは必須の外付けメモリ が不要、単体で立ち上がる。 PLD的 マイコン的 A/Dコンバータ内蔵 – マイコン的 後は割と普通 – Logic Array Blocks (LAB) 1LAB = 16LE – 内蔵SRAM (Embedded Memory) – 18x18bit乗算器 (Embedded Mul) – 基本的にはCyclone IV（Terrasic DE0ボードに乗ってるやつ）に Flashが乗ったようなもの。
- 15. Quartus II起動 15 では早速Quartus IIを起動しましょう。まずProjectを作ります。 File>New Project Wizardをクリック、または図のアイコンをクリック。
- 19. Project新規作成 19 Install the design templatesをクリック
- 23. Project構成 23 Project NavigatorのFilesタブを押すと、現在Projectに登録されているFileが表示され ます。 – 試しにTop moduleとなるBeMicro_MAX10_top.vをダブルクリックして中身を見てみまし ょう。I/O定義だけで空っぽですね。 中身を作りましょう。メニューからTools>QsysでQsysを立ち上げます。
- 24. Qsysとは 24 Qsysでは主にIPコアを取り扱います。 – 以下IPと略します。 – IPとは、ざっくり言うと各種ベンダまたは個人が提供する有償無償の回路モジュールのことです。 Qsysには以下の機能があります。 – IPを選択し、回路に取り込む – IP同士やクロックリセット等を配線する – アドレスマップを作る – 新規IPを登録する – RTLを生成する – テストベンチを生成する – その他 Qsysは２種類の標準バスに対応しています。 – Qsysで扱うIPは基本的にこの２種類のバスのどちらかをI/Fとして持ちます。 ARM社策定AMBAバス（AXI・APB等） Altera社策定Avalonバス（Avalon-MM・Avalon-ST） クロック・リセット系のIPは例外です。 – AMBAとAvalonも自由に接続出来ます。 暗黙的に変換ブリッジが挿入されます。 – 非同期ブリッジの挿入も自動です。 検証用IP（Bus Function Model等、BFMと略す）をQsysで接続して、テスト環境を作ることも出 来ます。 非常に便利なので、是非使いこなして下さい。 古いバージョンのQuartus IIではSOPC Builderというのがついていました。こちらを使っ ている方も是非この機会にQsysを。
- 26. Qsys初期画面 26 Qsysが起動しました。既にclk_0というモジュールが登録されています。これはその まま使います。 – 実際には、このclk_0は単なる外部I/Fを示しています。 まずNios IIプロセッサIP（Gen2）を追加しましょう。左上のIP Catalogの検索欄に niosと入れ検索するとすぐ見つかります。ダブルクリックで追加します。
- 27. Nios IIプロセッサ追加 27 Nios IIのパラメタ設定画面が立ち上がります。パラメタは後で設定しますので、ここ ではとりあえずNios II/eを選択するだけにします。 – Nios II/fの方が高性能ですが、Web Editionでは使えません。
- 30. On-Chip Flash追加 30 On-Chip Flash IPを追加します。Configuration Modeが「Single Uncompressed Image」となっていることを確認しましょう。後ほど他のモードも試します。 Initialize flash contentのチェックは忘れずに外しておきます。
- 31. On-Chip Memory追加 31 必要なIPをどんどん追加しましょう。次はOn-Chip Memory IPです。Nios IIのプロ グラムやデータ・スタック・ヒープ領域等に使います。 パラメタはデフォルトのままでOKです。後で容量を増やしたければここで調節します。
- 34. Dual Configuration追加 34 Altera Dual Configuration。これは入れなくても良いですが、一応入れておきます。 – MAX10に２つのConfiguration情報を入れる際に必要になります。
- 38. Nios IIのリセット・例外設定 38 ではまず一番上のエラーを消してみましょう。Nios IIのところをダブルクリックして パラメタ設定画面を開き、以下のように設定します。 – Reset Vector On-Chip Flashに設定 – Exception Vector On-Chip Memoryに設定 アドレスはそのままでOKです。 終わったらXを押します。
- 49. Top module修正 49 ポートに必要な信号を接続しましょう。下のようにRTLを書いて下さい。 – このボードはリセットが無いようなので、適当にプッシュボタン入力から作ります。 – 一応チャタリングキャンセルを入れてあります。こんなんで良いのかは謎。
- 50. .qipファイル登録 50 先ほどの.qipファイルをProjectに登録します。メニューのProject>Add/Remove Files in projectで下の画面表示。File nameのところで先ほどの.qipファイルを登録。 Addボタンクリックを忘れずに。
- 54. Quartus IIでコンパイル 54 これで再挑戦。コンパイル無事完了です。 – TimeQuest Timing Analyzerのところが赤字で気になりますが、今回は無視！
- 56. Quartus II Programmer 56 Quartus IIのメニューでTools>Programmerとクリックし、Programmerを立ち上げ ます。 – USB-Blasterが認識されているはずです。されていない場合はHardware Setupをクリック ではAuto Detectをクリックしましょう。
- 58. Quartus II Programmer 58 FPGAが認識されます。 FPGAの画像をクリックするとChange Fileボタンが押せるようになります。クリック しましょう。
- 59. Quartus II Programmer 59 Top module名.sofファイルがFPGAの構成情報（Configurationデータ）です。 output_filesというディレクトリに生成されているはずです。
- 61. Quartus II Programmer 61 無事Program出来ました。 Failした場合は以下等を確認しましょう。 – 他にUSB-Blasterを使うアプリが立ち上がっていませんか – 間違った.sofを指定していませんか
- 63. Nios II SBTを使ってみる 63 ではNios IIのプログラムを作りましょう。Quartus IIメニューからTools>Nios II Software Build Toolsで起動します。 – コマンドラインやスタートメニューから起動してもOKです。 正体はご存知eclipseです。Workspaceは変えたければ変えてOKをクリック
- 64. Nios II SBTでProject作成 64 Fileメニューから新規Projectを作成します。BSPも必要なのでNios II Application and BSP from Templateを選択。
- 65. Nios II SBTでProject作成 65 .sopcinfoファイルを指定。これはQsysが生成するファイルで、IPのパラメタ情報やア ドレスマップ等全ての情報が入っています。 Project nameは適当に。 TemplateからHello World Smallを選択 – ただのHello Worldはメモリを食います。 Finishをクリック。
- 66. Nios II SBTでコード修正 66 Projectが出来ました。Project Explorerから、生成されたtest0以下のコード hello_world_small.cを表示させてみます。 今回は、手っ取り早くこのファイルのmain()を編集します。
- 67. Nios II SBTでコード修正 67 Project Explorerからtest0_bsp以下のsystem.hを表示させてみます。Qsysで設定し たアドレス等が確認できます。今回はLEDを制御するので、PIOのところを見てみます。
- 70. Nios II SBTでビルド 70 ではBuildしてみましょう。 Buildの前にBSPのGenerateが必要な場合があります。test0_bsp右クリック>Nios II>Generate BSPで生成できます。
- 73. Nios II SBTで実機デバッグ 73 左の欄のNios II Hardwareをダブルクリックします。 – そのうち一番下のv2というのに置き換わる予定です。
- 74. Nios II SBTで実機デバッグ 74 Nameを適当に変えましょう。 Project nameをクリックし、test0を選択します。
- 75. Nios II SBTで実機デバッグ 75 Target Connectionタブをクリックします。 一応右上のRefresh Connectionsをクリックしておきます。 この時点で右下のDebugボタンがグレーアウトしている場合は、System ID checks の２つのIgnore mismatched system *にチェックを入れてみましょう。 では右下のDebugをクリックして実行開始しましょう。
- 76. Nios II SBTで実機デバッグ 76 こんな画面で一旦止まります。ボタンを押して実行を進めましょう。 LEDが点滅すれば成功です！余裕があればコードを修正して点滅の仕方等変更してみ て下さい。
- 77. Nios II SBTで実機デバッグ 77 さて、実機は無事動作しましたが、練習のためレジスタの内容を確認してみましょう。 Memoryタブをクリックします。＋ボタンを押してアドレスを設定しましょう。
- 81. メモリ初期値ファイル生成 81 では、せっかくなのでこのプログラムをFPGAの内蔵Flashに焼いてみます。右上の Nios IIをクリックして元の画面に戻り、Project Explorerよりtest0右クリック >Make Targets>Buildをクリック。
- 85. Flash書き込み前に色々確認 85 Device and Pin Optionsをクリック
- 86. Flash書き込み前に色々確認 86 Configuration schemeがInternal Configurationになっていることを確認。 Configuration modeがSingle Uncompressed Imageになっていることを確認。 – ここでの設定が、QsysのOn-Chip Flashの設定と一致している必要があります。 違っていたら、場合によってはQsysの再GenerateおよびQuartus IIでの再コンパイル が必要です。
- 87. Flash書き込み前に色々確認 87 次にBSPの設定を確認します。Nios II SBTで、Project Explorerよりtest0_bspを右 クリック>Nios II>BSP Editorをクリック
- 91. ProgrammerでFlash書き込み 91 Programming file typeはProgrammer Object File(.pof)を選択 その右下のプルダウンメニューでInternal Configurationを選択 出力ファイル名は適当に。 – たまに意図しないディレクトリにいつの間にかなっていてハマることがあるので、確認しま しょう。 Options/Boot infoをクリック
- 92. ProgrammerでFlash書き込み 92 ここでプログラムファイルを指定します。一番下のUFM sourceをLoad memory file に変更し、File pathで先ほどのHEXファイルを指定しましょう。
- 94. ProgrammerでFlash書き込み 94 では書き込んでみましょう。先ほど.sofを書いたときとはちょっと画面が異なるのに注 意。 – CFM0はConfiguration Flash Memory0の略で、FPGAのConfigurationデータ専用です。 モードによってはCFM1も使えます。 – UFMはUser Flash Memoryの略で、ユーザの好きな情報を格納できます。 書き込み終了と同時にLEDが点滅開始するはずです。USBケーブルを抜いて電源を一 旦落とし、再起動で正常動作するか確認しましょう。
- 96. SignalTap IIとは 96 SignalTap IIはFPGAの内部信号を観測するためのツールです。 – ロジック・アナライザをFPGA内部に当てるようなものです。 – ロジック・アナライザ同様、様々なトリガ条件を設定できます。 取得した波形を見るとSimulation波形に似ていますが、サンプリングのタイミングを 指定されたクロックまたは信号で行う（つまりそのクロック以下の周期の信号は記録 できない）ことに注意してください。 波形データは内部SRAMに格納します。従って、FPGAに応じてサイズに制限がありま す。 波形取得回路を自動挿入します。従って、パンパンにユーザ回路を入れていると使え ない可能性があります。
- 97. SignalTap II起動 97 では試しにNios IIがどのようにInstructionを読んでいるか波形で確認してみましょう。 Quartus IIのメインメニューからTools>SignalTap II Logic Analyzerクリックで SignalTap IIを起動します。
- 100. SignalTap IIでクロック指定 100 OptionsのFilterでSignalTap II: pre-synthesisを選択します。このモードだと信号名 がそのままなので選びやすいです。 Clockを選択するので、高速化のためNamedのところに*CLKと入力します。 – 大きなFPGAでは特に重要
- 102. SignalTap IIで信号選択 102 次に観測する信号を登録します。中央のDouble-click to add nodesとある辺りをダブ ルクリック
- 105. SignalTap II設定終了 105 Sample depth（何回データサンプルするか）を指定します。もちろん深くしたほうが たくさん取れてデバッグに役に立ちますが、FPGA内部のRAMを使うので大きさに限界 があります。 – Instanceのところに使用リソース情報が表示されています。 右上のUSB-Blasterおよびダウンロードファイルの設定は、この時点で行っても後で もOKです。 最後にメニューよりProcessing>Start Compilationをクリック
- 106. SignalTap II設定終了 106 以下のようなポップアップが表示されます。SignalTap IIではFPGAに専用回路を入れ ますので、Quartus IIに情報を登録しておく必要があります。この場合、下に指定さ れた.stpファイルがそれにあたります。
- 107. SignalTap IIファイル 107 コンパイル中のQuartus IIの画面に戻ってみます。.stpファイルが正しくFilesのとこ ろに表示されているか確認しましょう。 SignalTap IIの設定を変更すると再コンパイルが必要ですが、この場合Rapid RecompileでもOKです。多少早くコンパイルが終わります。
- 108. SignalTap IIで波形を見てみる 108 コンパイルが終わったら、.pofファイルを作り、SignalTap IIの画面に戻ります。 Programmerで焼いてもOKですが、ここではSignalTap IIの画面でFPGAを書き込ん で見ます。 右上のJTAG Chain Configurationのところを修正し、下の画面のようにします。 書き込みボタン（FPGAの絵）をクリック
- 109. SignalTap IIで波形を見てみる 109 書き込みが終わると、Instance ManagerのRun Analysis（一回だけ波形取得）また はAutorun Analysis（トリガ条件が成立するたびに波形アップデート）がクリック出 来るようになっているはずです。 Run Analysisボタンをクリックします。トリガ待ち状態になります。
- 111. SignalTap IIで波形を見てみる 111 再びRunし、今度はリセットボタンではなくSignalTap II画面のStop Analysisボタン で止めてみます。押した時点の波形が取得できます。 Nios IIが命令を規則的に読んでいるのが分かりますね。
- 114. LED制御モジュール実装例1 114 サンプルコードを準備して下さい。 SystemVerilog文法を使ったので、 ledctrl.svというファイル名でセー ブします。場所はどこでもOKです が、管理しやすいところにしましょ う。 ここではレジスタ設定用のバスとし てAvalon Memory-Mapped Interfaceを使いました。 – Avalonのほうが、Out of orderの 概念が無い等仕様がシンプルで、 開発も格段に楽です。 – 最大性能を発揮させたいならAXIか もしれません。 Avalonスペック通りの信号名にする ことで、Qsysが色々自動判定してく れます。 – 負論理は末尾に_nや_xを付ける、 先頭にnを付ける等色々流派があり ますが、末尾_xはQsysが判定して くれないようです。 module ledctrl ( input wire clk, input wire reset_n, input wire read, input wire write, input wire [7:0] address, input wire [3:0] byteenable, input wire [31:0] writedata, output wire waitrequest, output reg readdatavalid, output reg [31:0] readdata, output reg [3:0] led ); // <Register specification> // adr0: [0]: turn on led[0] // [1]: turn on led[1] // [2]: turn on led[2] // [3]: turn on led[3] // adr1: [7:0]: brightness of led[0] // [15:8]: brightness of led[1] // [23:16]: brightness of led[2] // [31:24]: brightness of led[3] サンプルコード (1/3)
- 115. LED制御モジュール実装例2 115 assign waitrequest = 0; reg [3:0] r_turnon; reg [3:0][7:0] r_bright; reg [3:0][7:0] r_cnt; always @(posedge clk or negedge reset_n) begin if (!reset_n) r_turnon <= 0; else if (write & (address == 0) & byteenable[0]) r_turnon <= writedata[7:0]; end always @(posedge clk or negedge reset_n) begin if (!reset_n) r_bright <= 0; else if (write & (address == 1)) begin for(int i = 0; i < 4; i++) if (byteenable[i]) r_bright[i] <= writedata[i*8+:8]; end end always @(posedge clk or negedge reset_n) begin if (!reset_n) readdata <= 0; else if (read) begin case (address) 0: readdata <= {24'h0, r_turnon}; 1: readdata <= r_bright; default: readdata <= 32'hx; endcase end end サンプルコード (2/3)
- 116. LED制御モジュール実装例3 116 always @(posedge clk or negedge reset_n) begin if (!reset_n) readdatavalid <= 0; else readdatavalid <= read; end always @(posedge clk or negedge reset_n) begin if (!reset_n) r_cnt <= 0; else begin for(int i = 0; i < 4; i++) if (r_turnon[i]) r_cnt[i] <= r_cnt[i] + 1; end end always @(posedge clk or negedge reset_n) begin if (!reset_n) led <= 'hf; else begin for(int i = 0; i < 4; i++) if (r_turnon[i] & (r_cnt[i] <= r_bright[i])) led[i] <= 0; else led[i] <= 1; end end endmodule // ledctrl サンプルコード (3/3)
- 117. LED制御モジュール実装 117 仕事でVerilogを書くなら、私は必ず1’b1, 4’hf等と幅を明記しますが、最近はあまり 気にしなくても大丈夫のようです。 – ただ32bit超えるとやっぱり不安… 設定レジスタは2種類しかなく、アドレスデコードも０と１しか見ていません。 – つまり、本来は8bit幅のアドレスなんぞ必要ありません。後ほどダンプを見た時に、アドレ ス0x0と0x1以外がどういう扱いになるか確認してみてください.
- 120. LED制御モジュール登録 120 Synthesis Filesに先ほど作ったledctrl.svを追加し、Analyze Synthesis Filesを押し ます。RTLにSyntax Error等あると、ここでエラーが出ます。
- 122. LED制御モジュール登録 122 Simulation用のファイルもそのままで良いので、Copy from Synthesis Filesをクリッ クしてコピーします。お、幾つかエラーが出ているようですね。これは SystemVerilogのエラーではありません。
- 127. LED制御モジュール登録 127 エラーの原因はMaximum pending read transactionsでした。ここは1以上にする必 要があります。数字の意味は別資料を参照ください。 Finishをクリックします。
- 135. LED制御モジュール評価 135 アドレス0xa0004に適当な数字を入れてみます。それっぽい輝度のばらつきになった でしょうか。 – 全然線形に変化してる感じがないですね。人の目の特性でしょうか。
- 137. 全部入りサンプルを使う 137 FPGA開発はハマるポイントが多いです。 – ハード開発自体の難しさ – ツール使いこなしの難しさ – 運が悪いとツールやFPGAのバグに当たることも… そのため、勝負したいポイント以外は出来るだけ手を抜くことが重要です。 – 何しろ実績のある設計・実績のあるメソッドを選んで使うのが良さそう 適切なサンプルをベースとして使うのは良い方法です。 – 全部入りサンプルは候補としてピッタリです。 ここでは、そのボードで使える機能を出来るだけ多くカバーしたサンプルを全部入りと称しています。 – 他にも色々あるので、Design Storeやrocketboards.org、alterawiki等を探してみましょう。 – 私も普段からそうやってます。
- 138. 全部入りサンプル取得 138 http://www.alterawiki.com/wiki/BeMicro_MAX_10経由またはwww.altera.com 経由でV14.1.0用Full Featured Reference Designをダウンロードします。 前述の要領で、Full Featured Reference Designを使ったプロジェクトを作成します。 前回同様、V14.1.1用サンプルではないので注意。
- 139. 全部入りサンプルのQsys 139 元々の問題なのかV14.1.1を使用するせいなのか分かりませんが、このサンプルはそ のままでは動かないようです。修正しながら進めます。 まずはQsysを起動します。
- 141. 全部入りサンプル修正 141 Device and Pin Optionsを表示し、下のようになっていることを確認、一致していな い場合は修正します。
- 149. ModelSimを試す 149 いきなり実機とか、ホントはダメです。 – SignalTap IIがあるとはいえ、実機でのデバッグは大変です。 本来はまずSimulationでデバッグ・検証を行い、実機に移行するべきです。 – 何ならテストファーストが望ましいかも とはいえ、仕事じゃないですしそこはバランスということで。 Qsysのテストベンチ生成機能及びNios II SBTを使うと、簡単にNios IIのプログラム 実行のSimulationを行うことが出来ます。 テストベンチ・テストベクタをVerilogで色々作らなくても、Nios IIのプログラムで 様々なテストをすることが出来るので楽です。 – 外部モジュールのテストも、前述のPIO IPとかを上手く使えば。 一方、Top moduleのSimulationはそれなりに敷居が高いです。 – 真面目にやるならSDRAMの動作モデルを探してきたりとか。 – とはいえ、色々支援環境があるので、ゼロからSim環境を作るよりは楽です。 – 自動化が進みすぎて、ASIC開発者が使うと混乱するのが玉にキズ ということで、せっかくModelSimがタダで使えるんですし、使わない手はありません。 – ModelSimはASIC設計等でも使われる、Mentor Graphics社のSimulatorです。 – Web Edition添付のものは、有料のものより動作速度がかなり遅くなっています。
- 150. HWのSimulationとは 150 以下の３つより構成される環境をSimulatorにかけ、実行します。 – テストベンチ Simulation環境及び検証対象モジュールを含んだHDLのモジュールです。 外部からデータを入れるためのタスクや、信号を時系列で制御するための記述を含む場合もあります。 ファイルから入力データをリードし、それを入力する場合もあります。 期待通りに動作したか確認するモジュールを含む場合もあります。 – テストベクタ テストベンチに入力するテスト用のデータというイメージです。 Verilogでゴリゴリ書く場合も多いです。 – DUT Device Under Test 検証対象モジュールです。テストはTop moduleに対して行う場合もありますし、ひとつの機能モジュ ールに対してテストを行う場合もあります。 SimulatorにはVerilog専用のものやVHDL専用のもの、混合環境対応のものがあります。 – Quartus II添付のModelSimは混合環境には対応していません。 入力 データ DUT 期待値 比較 テストベクタ テストベンチ
- 152. テストベンチを生成 152 Qsysのメニューより、Generate>Generate Testbench Systemをクリックします。 Standard, BFMs for standard Qsys interfacesを選択します。 – 後述しますが、実戦を考えると「Simple, BFMs for clocks and resets」にしてSDRAMは 使わない、というのが良いかもしれませんが、ここは練習がてらこれで。 Generateをクリック。
- 153. テストベンチ修正 153 nios_systemtestbenchnios_system_tbsimulationnios_system_tb.vがテスト ベンチのTop moduleです。 中身を確認しましょう。Qsysで作ったnios_systemモジュールやクロックリセット生 成モジュール、SDRAM動作モデル等がインスタンス化されているはずです。 自作モジュールをQsysのモジュールの外に付けたい場合、このファイルを編集するの が良いでしょう。 面倒なのでリセットは共通にしてしまいましょう。下を参考にテストベンチを修正し て下さい。sdram_pll_areset_conduit_exportのほうは正論理なので注意。 nios_system nios_system_inst ( .clk_clk (nios_system_inst_clk_bfm_clk_clk), .led_pio_export (nios_system_inst_led_pio_export), .reset_reset_n (nios_system_inst_reset_bfm_reset_reset), .sdram_clkout_clk (), .sdram_pll_areset_conduit_export (!nios_system_inst_reset_bfm_reset_reset), // modified .sdram_pll_locked_conduit_export (nios_system_inst_sdram_pll_locked_conduit_export), .sdram_pll_phasedone_conduit_export (nios_system_inst_sdram_pll_phasedone_conduit_export), .sdram_wire_addr (nios_system_inst_sdram_wire_addr), .sdram_wire_ba (nios_system_inst_sdram_wire_ba), .sdram_wire_cas_n (nios_system_inst_sdram_wire_cas_n), .sdram_wire_cke (nios_system_inst_sdram_wire_cke), .sdram_wire_cs_n (nios_system_inst_sdram_wire_cs_n), .sdram_wire_dq (nios_system_inst_sdram_wire_dq), .sdram_wire_dqm (nios_system_inst_sdram_wire_dqm), .sdram_wire_ras_n (nios_system_inst_sdram_wire_ras_n), .sdram_wire_we_n (nios_system_inst_sdram_wire_we_n) );
- 154. テストベンチ修正 154 ちゃんとしたSimulationではSDRAMに初期値なんぞ与えませんが、ここでは設定しま す。このレベルのSimulationではこれで十分です。 – Nios II SBTが生成するSDRAM初期値ファイルはsdram.datという名称なので、以下のよう に修正します。 もちろんSDRAMに初期値をロードする部分を作りこんでも可です。 実動作では、Nios II用のROMデータを作る際、ブートコピアと呼ばれるプログラムを ROMからRAMにコピーするコードが自動挿入されそれが最初に起動しますが、今回の Simulationのフレームワークではこの動作はテスト出来ません。そのため、SDRAMモ デルに初期値を与えるという方法を取ります。 altera_sdram_partner_module #(.INIT_FILE("sdram.dat")) sdram_my_partner ( .clk (sdram_my_partner_clk_bfm_clk_clk), .zs_dq (nios_system_inst_sdram_wire_dq), .zs_addr (nios_system_inst_sdram_wire_addr), .zs_ba (nios_system_inst_sdram_wire_ba), .zs_cas_n (nios_system_inst_sdram_wire_cas_n), .zs_cke (nios_system_inst_sdram_wire_cke), .zs_cs_n (nios_system_inst_sdram_wire_cs_n), .zs_dqm (nios_system_inst_sdram_wire_dqm), .zs_ras_n (nios_system_inst_sdram_wire_ras_n), .zs_we_n (nios_system_inst_sdram_wire_we_n) );
- 155. Nios II SBTでSim準備 155 Nios II SBTを起動します。私は一応test1_2という名前の新しいProjectを作りました。 Main関数をこんな風に修正します。恐ろしいコードですね。後はいつものビルド。 – SDRAMはアドレス0x800000から始まってます。0x900000あたりは誰も使っていないはず。
- 156. Nios II SBTでSim準備 156 Project右クリック>Run AS>Run Configurationsをクリック。
- 157. ModelSim起動 157 左側のNios II ModelSimのところをダブルクリック。Project name等を下のように設 定します。 Runをクリック。ModelSimが立ち上がります。
- 158. ModelSim起動完了 158 しばらく待つと、ここまで行くはずです。あともう一枚ウィンドウが出てるはず。 – 今回はNios II SBT経由で立ち上げましたが、別の方法もあります。
- 161. ModelSimで見たい信号選択 161 元のウィンドウにはNios IIの信号が表示されたはずです。見たい信号上で右クリック >Add Waveし、Nios IIのバス関連の信号を追加していきます。ここではi_で始まる 信号（命令バス）とd_で始まる信号（データバス）を追加しましょう。 ひと通り追加したらWaveタブをクリックしてみます。クロックリセットも追加で。
- 165. Simulationが動かない原因 165 モデルの開発元に文句は言うとして、とりあえず動くようにしてみましょう。 nios_systemtestbenchnios_system_tbsimulationsubmodulesaltera_sdra m_partner_module.vが該当するファイルになりますが、中身見ても作者の趣味なの かイマイチ分からんコードですねこりゃ。 以下を修正すると何となく動きそうでは有りますが…173行目あたりです。これで再 度流してみましょう。ホントはこんな適当な直し方ダメですよ。 一旦Clean Project後、ビルドし同じ要領でModelSimを動かして下さい。 今度はrun 2msと実行し、ちょっと長めに流してみましょう。 //assign index = latency - 1'b1; assign index = latency; ssign mask = read_mask; assign zs_dq = read_valid ? read_temp : {16{1'bz}};
- 166. Simulation再実行 166 今度は「Hello from Nios II!」と表示されましたね。波形も見てみましょう。
- 167. ModelSimで波形閲覧 167 下の画像は波形の最後のところです。前述のとおり、i_read等i_で始まる信号が、 Nios IIのInstruction master、つまり命令リード用のAvalon-MM busです。ずっと同 じアドレスを読んでいますね。main()のwhile(1);を実行しているようです。 バスの数字の表示がHEXになっていますね。Msgsの列の数字を右クリック >Radix>HEX等で変更できます。
- 168. ModelSimで波形閲覧 168 中間らへんを見てみました。d_read等d_で始まる信号がNios IIのData master、つ まりデータリード用のAvalon-MM busです。アドレス0x900000からインクリメント してライトしていっていますね。
- 169. ModelSimまとめ 169 SDRAMさえ使わなければ、テストベンチの修正からモデルのバグフィックスまで全て 不要です。ですんで、結論としてはOn-chip RAMのみでSimしておくのが楽っぽいで すね。 その場合、前述のとおり外部につなげるのはクロックとリセットのみで良くなるので、 テストベンチのGenerate時は「Simple, BFMs for clocks and resets」のほうでOK になります。 こういうバグ、FPGAの世界では結構ありますので… – ちょっと前にも、某社のFPGAツールに対する呪いの言葉がTwitter上で散見されましたね
- 170. おまけ 170 おまけったらおまけ
- 171. おまけ 171 FPGAのConfigurationデータを圧縮することで、２つのデータを入れることが出来ま す。で片方を書き換える、とかが可能です。IoT時代を見越しているんでしょうか。 – CFM0/1 – オンボードのジャンパで２つのデータを切り替えられます。 2つ目のデータは書き換え可能に設定できます。 – Nios IIでCFM1を書き換えることも。
- 173. 173 おしまい